|
08.09.2026
08:00 Uhr
|
Intel setzt als erster Chipfertiger ASMLs neueste Lithografie-Systeme ein. Parallel läuft die Entwicklung größerer Masken.
Intel feiert einen Meilenstein bei der Lithografie mit extrem-ultravioletter Belichtungstechnik bei hoher numerischer Apertur (High-NA EUV): Über eine Million Wafer hat die Sparte Intel Foundry mittlerweile mit solchen Maschinen belichtet. Das schließt alle Prozessstadien ein, von der frühen Systemzertifizierung über Forschungstests bis hin zur Serienproduktion der Mobilprozessoren Core Ultra 300 alias Panther Lake. Die Ankündigung erfolgt im Rahmen der Konferenz „SPIE Photomask Technology + Extreme Ultraviolet Lithography“.
Intel ist der einzige Chipfertiger, der aktuell High-NA-EUV-Systeme in der Serienproduktion einsetzt. ASML aus den Niederlanden ist die einzige Firma, die solche Systeme herstellen kann, zuletzt den Twinscan Exe:5200B. Ein Exemplar kostet mindestens 350 Millionen Euro, etwa doppelt so viel wie vorherige Low-NA-EUV-Systeme.
Das Compute-Die der Core Ultra 300 mit den CPU-Kernen hat Intel für zwei unterschiedliche Herstellungsarten entworfen: Vermutlich die meisten entstehen mit Low-NA-EUV-Systemen, dort mit Mehrfachbelichtungen (Multi-Patterning), um die feinsten Transistorstrukturen zu erreichen. Nur einen Teil produziert die Firma mit High-NA EUV im US-amerikanischen Oregon. Hier spart sich Intel die Mehrfachbelichtungen entsprechender Chiplagen. Beide Arten gehören zur Fertigungsgeneration 18A. Der Hersteller betont, dass die High-NA-EUV-Varianten elektrisch mindestens genauso gut laufen wie die Low-NA-EUV-CPUs, eventuell sogar besser. Da mehrere Hundert Compute-Dies auf einen Silizium-Wafer passen, dürfte Intel bereits einige Millionen Chips mit der neuen Technik produziert haben.
Bei High-NA EUV steigt die numerische Apertur vom Wert 0,33 auf 0,55. Dafür sind größere Optiken notwendig, die mehr Licht aus der Plasmaquelle einfangen. Bei gleichzeitig steilerem Belichtungswinkel steigt die Auflösung von 13,5 auf 9 Nanometer. Damit ist die echte Wellenlänge gemeint, während die Bezeichnungen moderner Fertigungsprozesse wie „2 nm“ nur Marketing-Namen darstellen. Die tatsächlichen Strukturen sind deutlich gröber.
Was erst einmal simpel klingt, ist in der Praxis extrem aufwendig. Das fängt beim hohen Platzbedarf der Systeme an und geht bis hin zu Kompromissen bei den Belichtungsgrenzen. Aufgrund des steileren Belichtungswinkels ist eine anamorphe Linse notwendig, die das Bild – also die Chipblaupause – vertikal doppelt so stark staucht wie bisher. Ohne diesen Trick würden sich die einfallenden und die reflektierenden Lichtkegel überlagern. Eine präzise Belichtung wäre damit unmöglich.
Dadurch halbiert sich die maximale Fläche bei einem einzelnen Belichtungsvorgang (Reticle Limit) von 26 × 33 mm auf 26 × 16,5 mm. Chips sind folglich auf eine Größe von 429 statt 858 mm² limitiert. Aufgrund der Nachteile will Konkurrent TSMC High-NA EUV frühestens ab 2030 einsetzen.
Chipfertiger nehmen die Halbierung erst einmal in Kauf, um nicht das komplette Ökosystem rund um Belichtungsmasken umstellen zu müssen. Die gesamte Lieferkette, die Lithografie-Systeme und Begleitmaschinen sind auf 6 × 6 Zoll (152 × 152 mm) große Masken ausgelegt.
Um trotzdem größere Chipgrößen zu ermöglichen, sieht Intel sogenanntes Chip-Stitching vor: Zwei Felder auf einem Silizium-Wafer werden so präzise nebeneinander belichtet, dass sie sich wie ein großer Chip verhalten. Gegenüber einem einzelnen Belichtungsvorgang erhöht das jedoch die Fehleranfälligkeit.
Langfristig könnte daher ein neues Format mit 6 × 12 Zoll großen Masken folgen, die das Reticle-Limit wieder auf 858 mm² anheben. Intel arbeitet dafür mit ASML, Maskenherstellern, Anbietern von Designtools, anderen Chipfertigern und weiteren Zulieferern zusammen. Intel dürfte ein besonders großes Interesse an dem Wechsel haben, weil der Firma auch die Mehrheit an IMS Nanofabrication gehört. IMS produziert Elektronen-Multistrahl-Maskenschreiber zur Herstellung von Belichtungsmasken.
Auch der Weltmarktführer TSMC spricht sich in einer eigenen Mitteilung für die Verwendung von 6 × 12 Zoll großen Masken aus. Demnach ist 2031 eine entsprechende Pilotlinie geplant; 2033 soll die Serienproduktion entsprechender Chips beginnen. Zudem bestätigt der Chipfertiger unsere Annahme, dass dort die Serienproduktion mit High-NA EUV (und 6 × 6 Zoll großen Masken) 2030 beginnen soll.
Kostenangabe in der Überschrift korrigiert.
(mma)